PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-195448

(43) Date of publication of application: 15.07.1992

(51)Int.Cl.

G06F 13/28

(21)Application number : 02-323175

(71)Applicant: HITACHI LTD

HITACHI MICOM SYST:KK

(22)Date of filing:

28.11.1990

(72)Inventor: TSUKAMOTO TAKU

MATSUDA MAMORU

(54) DATA TRANSFER CONTROL METHOD AND DATA PROCESSOR USING THE METHOD

(57)Abstract:

addresses twice with one transfer request by providing plural transfer destination address registers and transfer source address registers.


CONSTITUTION: Plural pairs of address register groups are provided, and each pair consists of transfer source address registers 6a and 6b where transfer source addresses are held and transfer

PURPOSE: To independently transfer data between

destination address registers 7a and 7b where transfer destination addresses are held. A direct memory access(DMA) controller 100 and a microcomputer 10 include a transfer frequency register 3 and a control register 2 for transfer mode designation, and the control register 2 includes a

designation, and the control register 2 includes a control bit for transfer mode discrimination. Thus, I

control bit for transfer mode discrimination. Thus, DMA transfer can be used for complicated control of a peripheral I/O like a port, and the efficiency of data transfer is improved.



LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 国 特 許 庁 (J P) ⑪ 特 許 出 願 公 開

@ 公 開 特 許 公 報 (A) 平4-195448

到Int. Cl. 5

識別記号

厅内整理番号

四公開 平成 4 年(1992) 7 月15日

G 06 F 13/28

310 M

7052 - 5B

審査請求 未請求 請求項の数 4 (全14頁)

69発明の名称 データ転送制御方法及びそれを用いたデータプロセツサ

> 願 平2-323175 20特

@出 願 平2(1990)11月28日

@発 明 者・ 塚

者

@発 明

卓 東京都小平市上水本町5丁目22番1号 株式会社日立マイ

守

東京都小平市上水本町5丁目22番1号 株式会社日立マイ

コンシステム内

コンシステム内

の出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

90 の出 -人 株式会社日立マイコン 東京都小平市上水本町5丁目22番1号

システム

弁理士 小川 勝男 個代 理 人 外1名

 \mathbf{H}

1. 発明の名称

データ転送制御方法及びそれを用いたデータブ ロセッサ

- 2. 特許請求の範囲
 - 1. 第1転送先アドレスを記憶するための第1転 送先アドレスレジスタ (6 a)、第1転送元ア ドレスを記憶するための第1転送元アドレスレ ジスタ(7a)、第2転送先アドレスを記憶す るための第2転送先アドレスレジスタ (6 b)、 第2転送元アドレスを記憶するための第2転送 元アドレスレジスタ (7 b) 、及び、転送要求 回数データを記憶するための転送回数レジスタ (3)を含むデータプロセッサ内で使用される データ転送方法であって、上記データ転送方法
 - a) 転送要求 (TIR) を受けて、データ転送 を実行する。上記実行ステップは以下のステ ップを含む;
 - i) 上記転送要求 (TIR) の受額に応答し、

第1転送元アドレスにストアされた第1デ ークを第1転送先アドレスに転送する:

- ii) 上記第1データの転送につづいて、第2 転送元アドレスにストアされた第2データ を第2転送先アドレスに転送する:
- ii) 上記第2データの転送終了に応答し、上 記転送回数レジスタ(3)内にストアされた 転送要求回数データを1デクリメントする:
- b) 上記転送要求回数データがゼロでないなら、 上記転送要求回数データがゼロとなるまで、 上記ステップ(a)にもどる;
- c) 上記転送要求回数データがゼロならデータ 転送を終了する。

以上のステップを含むことを特徴とするデー 夕転送制御方法。

2. 第1転送元アドレスをストアするための第1 配售手段 (6 a)、

第1転送先アドレスをストアするための第2 記憶手段 (7 a)、

第2転送元アドレスをストアするための第3

配键手段(6b)、

第2転送先アドレスをストアするための第4 記憶手段(7b)、

転送要求回数データをストアするための第記 億手段(3)、

データ 転送を制御するための制御記憶手段 (2)、を含み、上記制御記憶手段(2)は、

上記第 3 及び第 4 記憶手段を用いた第 2 デーク 転送を 制御するための 第 2 制御ビット (S Z 2 . S I 2 . D I 2) 、及び、

そのクリア状態は、第1データ転送が繰り返し行なわれることを示し、かつ、そのセット状態は第1及び第2データ転送がそれぞれ1回づつ連続して実行されることを示す第3制御ビット (FG1) を含み、

さらに、上記第3初御ビット(FG1)がク リア状態とされている時、第1データ転送が上

本発明はデータ転送制御技術さらにはメモリと入出力装置(I/O)間のデータ転送方式に適用して特に有効な技術に関し、例えばシングルチップマイクロコンピュータやダイレクトメモリアクセス(DMA)コントローラに利用して有効な技術に関する。

〔従来の技術〕

テータプロセッサンステムにおいて、メモリと 入出力装置(I / O)間で中央処理ユニット(C P U)を介さずに、直接データを転送可能にする デバイスとしてたとえば、ダイレクトメモリアク セス(D M A)コントローラが提供されている。

DMAコントローラは、JP-A-59-53928、JP-A-61-198351、JP-A-63-29868、JP-A-63-163560及びJP-A-1-50153などに開示される様に種々の方式が提案される。これらの日本特許公開公報のDMA転送方式は、1回の転送要求に対し転送語数(転送回数、又はレングス)レジスタ内にストアされた転送語数データの値に対応する回数だけ、データ転送を連続して行なう方式である。

記転送要求回数データの示す回数行なわれ、上記制御ビット(FG1)がセット状態とされている時、第1及び第2データ転送の連続転送を定義しているデータ転送が上記転送要求回数データの示す回数行なわれることを特徴とするデータ転送制卸装置。

- 3. 上記転送要求回数データは、上記第3制御ビット(FG1)がクリア状態とされている時、第1データ転送が行なわれた後、1デクリメントされ、さらに、上記転送要求回数データは、上記第3制御ビット(FG1)がセット状態とされているとき、第1及び第2データ転送が連続して行なわれた後、1デクリメントされることを特徴とする特許額求の範囲第2項記載のデータ転送制御装置。
- 4. 上記データ 転送制御装置は、1 チップデータ プロセッサ内に内蔵されることを特徴とする特 許請求の範囲第3項記載のデータ転送制御装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

(発明が解決しようとする課題)

しかしながら、従来のDMAコントローラは、 単にCPUが命令を使ってデータを転送すめより も高速に特定アドレス間においてデータ転送を行 なうだけのものであり、第5箇(B)に示すよう にアドレス空間上において互いに離れた位置にあ る2つのデータDATA1、DATA2を1回の 転送要求で転送するようなことはできなかった。 そのため、DMA転送をボート等の周辺I/Oの 複雑な制御に利用するようなことはできなかった。

倒えば、CPUのポートから所定の波形パルスを出力させたいようなときは、DMA転送を用いてポートに定期的に普込みを行なうことで類別、要求にはタイマの場合、である。そのDMAの転送のである。この場合、タイマからの転送要求によりDMAコントロラククはポートへのデータ書込みの他、タイマのはないない。ところが従来のDMAコントローラは、1回の転送更求に対しては1回の転送しか実現に対しては1回の転送しか実現に対しては1回の転送しかま

特開平4-195448 (3)

いためDMA転送によるパルスの出力制御を実現 することができなかった。

本発明の目的は、転送効率の向上されたデータ転送方法を提供することにある。

さらに本発明の他の目的は、転送効率の向上されたデータ転送方法を実現可能なダイレクトメモリアクセスコントローラ及びシングルチップマイクロコンピュータを提供することにある。

この発明の前記ならびにそのほかの目的と新規 な特徴については、本明細書の記述および添付図 面から明らかになるであろう。

[課題を解決するための手段]

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。

すなわち、本発明のデータ転送方法は、転送回数レジスタ内に設定された値の整数倍のデータ転送を実現できるデータ転送方法である。例えば、10進法にしたがう10回という値が、転送回数レジスタに設定されたならば、10×n (nは整数)個のデータを転送することが可能とされる。

レス番地に設定されることも可能である。

本発明に従うデータ転送方法の一例は以下の様 にされる。尚、説明を簡単化するために、ダイレ クトメモリアクセスコントローラは、第1及び第 2 転送元アドレスレジスタ、第1及び第2転送先 アドレスレジスタ転送回数レジスタ及び制御レジ スタを含む場合を想定する。たとえば、ダイレク トメモリアクセスコントローラがデータ転送要求 を受けると、まず第1転送元アドレスレジスタ内 に設定された第1転送元アドレスデータの示す、 たとえば半導体メモリのアドレスから転送すべき 第1データが読み出されるとともに上記第1転送 元アドレスデータが更新される。次に、上記第1 データは第1転送先アドレスレジスタ内に設定さ れた第1転送先アドレスデータの示すたとえば第 1データレジスタに書き込まれるとともに第1転 送先アドレスデータが更新される。その後、制御 レジスタ内の転送モード指定コントロールピット の状態が誤べられる。

もし、上記コントロールビットがセット状態と

この様な転送方法を実現するため、本発明に従 うダイレクトメモリアクセスコントローラ及びシ ングルチップマイクロコンピュータは、転送元ア ドレスを保持する為の転送元アドレスレジスタと、 転送先アドレスを保持するための転送先アドレス レジスタとを一対のアドレスレジスタ群とする場 合、この様なアドレスレジスタ群を複数対含む。 さらに、上記ダイレクトメモリアクセスコントロ ーラや、マイクロコンピュータは、転送回数レジ スタと、転送モードを指定するための制御レジス タを含み、上記制御レジスタは、その内部に、転 送モードを識別するためのコントロールビット (フラッグビット) を含む。このコントロールビ ットは、 セット状態と ("1") とクリア状態 ("0")を有し、それがセット状態とされた場合、 本発明に従うデータ転送を指定し、それがクリア 状態とされた場合、従来のデータ転送を指定する。 上記に記載された各レジスタは、それぞれスタテ ィック型フリップフロップ回路などで構成するこ とができるし、また半導体メモリ内の所定のアド

もし、上記コントロールビットがクリア状態とされているならば、第2転送元及び第2転送先アドレスレジスタに基づくデータ転送は行なわれず、転送回数レジスタ内に設定された回数データの値が1だけデクリメントされて、次のデータ転送へと移行する。尚、このデータ転送は、従来のデータ転送と同一である。

〔作 用〕

従って、第5図 (B) に示すように、メモリア

ドレス空間上において互いに離れたアドレス位置にある2つのデータDATA1、DATA2を1回の転送要求で転送することができる。そのため、DMA転送をポート等の周辺1/Oの複雑な制御に利用することができる。

例えば、シングルチップマイクロコととは、シングルチップマイクロコを出力させるときは、本発明のDMA転送を用いて上記を書込むである。この様なDMAに定期的にデータを書り、所定の波送の転送の取水にはタイマをもし、のDMAコントローラは、出力ボートの内蔵レジスタへのデータをひみのから、本発明に従うデータ転送方法が有効である。

(寒 施 例)

第1図は本発明に従うダイレクトメモリアクセ スコントローラ(DMAC)を含むデータブロセ

21からの割込み要求信号TIRを受けると、優先順位を判定するとともに、コントロール信号CNTの状態に応じてパスマスタとされるCPU1Oからパス権を獲得し、アクノリッジ信号DACKをパスマスタとされるCPU1Oに出力する様に動作する。その結果、DMAC1OOは、パスに動作する。その結果、DMAC1OOは、パスにありによってデータ転送開始状態とされるとともに、上記パス&タイミング制御回路1はパスアビータの機能を有する

制御用レジスタ2はデータ転送モードや転送データのサイズ等を指定するためのレジスタで、 転送要求回数を格納する ためのレジスタである。インクリメンク4は転送回数を更新したり転送アドレスを更新(インクリメントおよびデクリメント)するために散けられ、テンポラリレジスタ5はメモリ又は1/0デバイスから読み出したデークを一旦保持するために設けられる。

ッサシステムを示す。

データプロセッサシステムは、プログラムやデータを記憶するメモリ装置 2 0 、上記メモリ装置 2 0 、上記メモリ装置 2 0 内のプログラムを実行し、所定のデータ処理を行なう中央処理装置(C P U) 1 0 、データブロセッサシステムに必要とされるタイムインターパルを発生するためのタイマモジュール 2 1 及びシステムデータパス 1 1 5 を介して結合される。

上記DMAC100は、パス&タイミング制御回路1、制御レジスタ2、転送要求回数レジスタ3、インクリメンタ4、テンポラリレジスク5、転送元アドレスレジスタ6a及び6b、転送先アドレスレジスタ7a及び7b、アドレスパス8、及びデータパス9を含む。

パス&タイミング制御回路 1 は、 C P U 1 0 も しくは入出力 (I / O) デパイス 3 0 かちのデー タ転送要求信号 D R Q 1 . D R Q 2 またはタイマ

上記転送元アドレスレジスタ6a, 6bは転送されるべきデータのストアされている各アドレスを指定するためのレジスタで、それぞれ異なるアドレスをストア可能である。

上記転送先アドレスレジスタ7aは上記転送元アドレスレジスタ6aによって指定されたアドレスにストアされたデータの転送先アドレスを指定する。上記転送先アドレスレジスタ7bは上記転送元アドレスレジスタ6bによって指定されたアドレスにストアされたデータの転送先アドレスを担定する。

上記制御用レジスタ2は、16ビットのレジス タで、第2図に示すように構成され、以下の制御 ビットを含む。

コントロールビットSZ1は、転送元レジスタ 6 a を用いて行なわれるデータ転送動作において、 転送されるべきデータのサイズを指示する。たと えば、SZ1がクリア状態"0"とされると、8 ビット(1パイト)のデータが転送先レジスタ7 a 内のアドレスデータによって指定されるアドレ

特閒平4-195448(5)

スにストアされる。 S Z 1 がセット状態 "1" と されると、16 ビット (1ワード) のデータがレ ジスタ 7 a の内容によって指示されるアドレスに ストアされる。

コントロールビットDI1は、転送先アドレス レジスタ 7 a 内のアドレスデータをインクリメン

えば、S22がクリア状態"O"とされると、8 ビット(1 パイト)のデータが転送先レジスタ7 b 内のアドレスデータによって指定されるアドレスにストアされる。S22がセット状態"1"と されると、16 ビット(1 ワード)のデータがレ ジスタ7b の内容によって指示されるアドレスに ストアされる。

 トするか否かを指定する。DIIがクリア状態
"0" とされると、レジスタ7a内のアドレスデータはインクリメントされず、ディスティネションアドレス固定モードのデータ転送が実行される。DIIがでット状態 "1" とされ、かつ、SZIが "0" とされると、データ転送終了後、レジスタ7a内のアドレスデータが+1だけインクリメンタ4によって更新される。DIIが "1" とされ、かつ、SZIが "1" とされると、データ転送終了後、レジスタ7a内のアドレスデータが+2だけインクリメンク4によって更新される。

コントロールビットFG1は、本発明を特徴すけるフラッグであり、転送元及び転送先アドレスレジスタ6b及び7bにもとづくデータ転送が、転送元及び転送先アドレスレジスタ6a及び7aにもとづくデータ転送の終了後、実行されるか否かを指定する。

コントロールビットS22は、転送元レジスタ 6 a を用いて行なわれるデータ転送動作において、 転送されるべきデータのサイズを指示する。たと

コントロールビットD12は、転送先アドレス レジスタ7b内のアドレスデータをインクリメントするかを指定する。D12がクリア状態 "0"とされると、レジスタ7b内のアドレスデークはインクリメントされず、ディスがあった。ロリスントされず、かつではインクリメントされば、かり、S22がでした。アータがはけんシップである。D12がで1"とされる。D12がで1"とないで更新される。D12がで1"とないが、S22がで1"とされて更新される。とはインクリメンタ4によって更新される。

コントロールビットFG2は、コントロールビットFG1同様本発明を特徴すけるフラックである。

コントロールビットFG1のクリア状態"0"は、転送元アドレスレジスタ6a及び転送先アドレスレジスタ6a及び転送先アドレスレジスタ7aにもとづくデータ転送のみの実行を定義する。コントロールビットFG1のセッ

特開平4-195448(6)

ト状態 "1" は転送元アドレスレジスタ 6 a 及び 転送先アドレスレジスタ 7 a に基づくデータ転送 の終了後、ひきつづき転送元アドレスレジスタ 6 b 及び転送先アドレスレジスタ 7 b に基づくデータ転送を実行することを定義する。

したがって、FGIがクリア状態"0"とされている場合、第6図に示される様なタイミングで転送要求回数レジスタ3内のデータのデクリメントが実行される。尚図中、Aで示される部分は、転送元及び転送先アドレスレジスタ6a、7aにもとづくデータ転送を示す。

一方、FG1がセット状態"1"とされている場合、第7図に示される様なタイミングで転送要求回数レジスタ3内のデータのデクリメントが実行される。尚第7図において、Aで示される部分はレジスタ6a.7aに基づくデータ転送を、Bで示される部分はレジスタ6b,7bに基づくデータ転送をそれぞれ示している。

パス&タイミング制御回路1は、第2図に示すような配列で設定された制御レジスタ2の各コントロールビットの状態を制御コードと見なし、左側から順次説み出して解説し、インクリメンタ4.アドレスレジスタ6a.7a及び6b.7bやテンポラリレジスタ5等をシーケンシャルに動作させる制御信号を出力する。それによって、データ

行なわれることを定義する。したがって、第1図に示すようなDMAC100においては、コントロールビットFG2のセット状態"1"は禁止される。尚、第2図において7ビットから0ビットの"-"は未定とされている状態を示している。

転送が実行される。

次に、上記DMAコントローラ100により第 5図(A)の様な従来のデータ転送及び第5図(B) の様な各々独立したアドレス間のデータ転送を実 行する場合の動作手順について説明する。

このようなデータ転送を実行する場合、 CPU 10は転送開始直前もしくはイニシャライズ時に 予めDMAコントローラDMAC内の制御用レジスタ 2 内に対応する転送モードを書き込むとともに、 転送要求回数を、 また、アドレスレジスタ 6 a 及び 6 b。 7 bに転送先のアドレス グータ SA1 及び DA2をそれぞれ設合は、 レジスタ 6 b。 7 bは使用されないので、それらへのデータ SA2、DA2の書き込みは行なわない。

そして、バス&タイミング制御回路1がCPU 10からの転送要求DRQ1もしくはタイマモジュール21からの割込み要求TIRを受けると、

パス&タイミング制御回路1がパスマスタである CPU10からバス権を獲得する。そして、バス & タイミング制御回路1は、上記制御用レジスタ 2内のコード (S Z 1, S I 1, D J 1) を左側 から順次読み出して解読し、先ず第1転送元アド レスレジスタ 6 a 内のアドレスデータSA1をア ドレスパス8上に出力するとともに、リードライ ト信号R/Wをリード状態"H"にアサートして、 リード何のデバイス(この場合メモリ20)をア クセスする。これによってメモリ20から読み出 された例えば1パイトのデータDATA1はデー タパス9を介して一旦テンポラリレジスタ5に格 納される。次に、DMAコントローラは第1転送 先アドレスレジスタフa内のアドレスデータDA 1をアドレスパス8上に出力するとともに、リー ドライト信号R/Wをライト状態 (*L*) に変化 させてライト側の(例えばタイマモジュール)内 のデータレジスクをアクセスし、テンポラリレジ スタ 5 内のデータDATA1をデータバス 9 上に 出力する。そして、制御レジスタ3のコントロー

ルビットSI1及びDI1の状態に従って、レジスタ6a及び7aのアドレスデータSA1及びDA1がインクリメントされたり、インクリメントされなかったりする。これによって転送元及び転送先アドレスレジスタ6a,7aに基づく1回目のデータ転送が終了する。

レスレジスタ7 b 内のアドレスDATA2を出力して所望のタイマモジュール2 1 内のコントロールレジスタにテンポラリレジスタ 5 内のデータDATA2を書き込む。それから、パス&タイミング制御回路 1 はフラグFG2を調べてそれがクリア状態 "0" ならパス権を開放し、転送を終了して、転送要求回数レジスタ 3 内の回数データがインクリメンタ 4 に送られてデクリメント (-1)されてから元のレジスタ 3 へ番き込まれる。

このようにして、割込み要求DRQ1,2又はTIRが入力されるごとにDMAC100はデータ転送を繰り返し、転送要求回数レジスタ3の値が「0」になるとDMAC100はその旨をCPU10へ知らせる。CPU10は転送元アドレスレジスタ6a,6b,7a及び7bのアドレスデータを審き換えてI/Oデバイスに転送すべきデータを変更したり、回数レジスタ3や制御用レジスタ2の値を設定し直す。

第 5 図(B)の様なデータ転送方式は、特に、シングルチップマイクロコンピュータの外部端子か

5所定の波形を有するパルスを出力させる場合に 利用することができる。この場合、第1図に2点 類線で囲まれた内部の領域がシリコンの様な1つ の単結晶半導体基板 (chip) 内に形成されていいる と見なされるとともに、配線X及び外部端子子子 存在すると見なされる。尚、図中には外部の外部端子は記入されていないが、実際子子 シグルチップマイクロコンピュータは、端子子シングルチップマイクロコンピュータは、当業者にと って容易に理解されるだろう。

以下、本発明のデータ転送の利用方法が述べられる。

まず、タイマモジュールは第8図に示すような、フリランニングカウンタ(FRC)200を含む。FRT200は、その内部にクロック信号を受けてクロック数をカウントする16ピットのアップ・カウンタによって構成されたフリランニング・カウンタFRC202、上記FRC202のカウント値と比較されるべきデータをストアするアウトブット・コンペア・レジスタ(OCR)204、

特開平4-195448(8)

上記FRCとOCRのそれぞれの値を比較し、両 者が一致したとき一致信号Cを出力する比較回路 (COMP) 206, 上記FRTの動作制御の為 のタイマコントロールレジスタ (TCR) 208 及びタイマコントロール/ステータスレジスタ (TCSR)、及びタイマコントロールロジック (TCL) 212を含む。上記FRC、OCR、 TCR及びTCSRはそれぞれリード・ライト可 能なレジスタであり、そのリード動作及びライト 動作はリード/ライト信号(R/W)によって制 御される。また上記FRC、OCR、TCR及び TCSRはそれぞれデータバス110に結合され るとともに、アドレスパス115上のアドレス信 身をデコードするアドレスデコーダ214から出 ゚ 力される選択信号SEL0~SEL3によって、 選一的に選択される。

T C R 2 0 8 はその内部にアウトブットコンペ ア信号F T O の出力を許可するか否かを指定する アウトブットイネーブルフラッグ、及び C O M P 2 0 6 から一致信号 C が発生したときタイマ割込

第8回は、上記FRTによって制御される被制御デバイスとして、たとえば、ブリンター300 内のステップモーター302を例示的に示している。すなわち、上記FTO信号で、上記モーター302の回転数及び/又はトルクを制御しようとする例が述べられる。

第9図は、データ転送の順番及びシングルチップマイクロコンピュータのアドレス空間とデータ転送の順番との間の関係が示される。このデータ転送において、DMAC100内の制御レジスタ2、転送元及び転送先アドレスレジスタ6a、6b、7a7bは、表1の様に初期段定され、タイマ割込(TIR)がDMACに入力されること

. 表 1

| レジスタ名 | 初期值 | 頌 考 |
|--------|-------|------------------------|
| ングスクちょ | S A 1 | TCSR210 OF-JOTEVA |
| レジスタらり | SA2 | OCR204 のデータテーブルの先頭アドレス |
| レジスタフェ | DA1 | TCSR210 のアドレス . |

み要求TIRの出力を許可するか否かを指示する アウトブットインタラブトイネーブルフラッグを 含む。TCSR210は一致信号Cにより、アウ トブットコンペア信号FTOの出力レベルを指定 するアウトブットレベルコントロールフラッグを 含む。

上記TCL212は、アウトブットコンペアイ オーブルフラッグのセット状態 "1" で、上記一 致信号Cを上記COMP206から受けると、ア ウトブットレベルコントロールフラッグによって 指定された出力レベルを有するFTO信号を出力 する様に動作する。また、アウトブットレベルコ ントロールフラッグがクリア状態 "0" とされる と、FTO信号はDーレベルにされ、そのフラッ グがセット状態とされると、FTO信号はハインッ ベルとされる。上記TCL212は、アウト 状 能 "1" で、上記一致信号を出力するように動作する。

| \ \ | ジスク 名 | 初期恆 | (情 考· |
|-----|--------------|-----|---------------|
| V ? | 27 76 | DA2 | OCR204 のアドレス |
| | S Z 1 | 1 | 1パイト |
| L | S I 1 | 0 | 固定モード |
| ت. | D I 1 | Ō | 固定モード |
| 7 | FG1 | 1 | |
| 9 | S Z 2 | 1 | 1パイト |
| 2 | ST2 | 1 | オートインナラメントモード |
| | D I 2 | 0 | 固定モード |
| | FG2 | 0 | |
| ν: | レジスタ3 n | | (10進法で表示) |

に、データ転送先①-②、③-④、⑤-⑥、…、 ②n-1) - ② p が実行されていく。

第10図は、第9図に示したデータ転送FRT200動作波形図及びFTO信号の出力レベルの関係が示される。

図中において、太い実験はFRC202のカウントアップ状態を示し、2点単線はOCR204

の値を示し、上記2点類点の矢印は〇CR204のの値の変更を示し、点線は〇CR204の内容とFRC202のカウント値の一致点すなわち、TIRの出力されるタイミングを示し、FTOは外部場子Yから出力されるFTO信号の出力に、図中に、図中に、図中に関して、U10の動作期間とデータ転送期間はCPU EX.と示され、CPU10がデータ処理プログラムを変行していることを示す。①、②…はデータ転送を示し、Jは、アドレスレジスタ65のアドレスのインンリメント動作を示す。

これによって、シングルチップマイクロコンピュータの外部端子Yから所定の波形パルス(FTO)を出力させ、しかもそのパルスを所望の回数だけ出力させた後にパルスの幅を変えたりすることができる。従って、これをステップモータ302の制御パルスの形成に利用すると初めは回転度が徐々に速くなり、途中から一定速度になるよう

にステップモータ302を制御するようなことが 可能となることは当業者にとって容易に理解され るであろう。

なお、上記実施例では制御用レジスタ 2 が 1 つだけ設けられているが、上記制御用レジスタ 2 と 転送先および転送元アドレスレジスタ 6 a ~ 7 b の租を複数チャネル分設け、複数の独立したデータ転送を行なえるようにしてもよい。

また、転送要求回数レジスタ3の代わりもしく はこれとともに転送語数等を設定する転送回数レ ジスタを設け、ブロック転送等における転送回数 を入れるようにしてもよい。

次に本発明をシングルチップマイクロコンピュータに適用し、上記データ転送をマイクロプログラムで実現できるようにした実施例について説明する。

第3図には、本発明が適用されるシングルチップマイクロコンピュータ102の構成例が、また第4図にはメモリーI/O間のデータ転送を可能にするマイクロプログラムの制御手順の一例が示

されている.

第3図においては、11はマイクロプログラム 制御方式の制御部と演算器やレジスタ類を含む実 行ユニットからなるマイクロプロセッサ、12は プログラマブルな内蔵タイマ、13はタイマ割込 みTIRや外部デパイスからの割込み制御回路、1 4はバス権を獲得したり、外部デパイスに対する 制御倡号を形成したりするパスアピータの機能を 含むパス&タイミンング制御回路である。

また、15は出力ポート、16はアドレスデコーグDECで、この実施例ではポート15内に出力状態を制御するためのデータレジスタDR1とつ設けられている。このデータレジスタDR1とDR2はカスケード接続されており、1段目のデータレジスタDR1はCPU11からの制御信号によってデータバス19上のデータを読込み、2段目のデータレジスタDR2はタイマ12からの信号CMによって1段目のデータレジスタDR2内のデータを取込むように構成されている。

さらに、この実施例ではアドレスパス18およびデータパス19に接続される外部メモリ (RAM) 20内の所定アドレス領域に第1図に示されている制御レジスタ2と、転送要求回数レジスタ3および転送元アドレスレジスタ6a,6bと転送先アドレスレジスタ7a,7bが割り当てられて、第4図に示すようなマイクロブログラム制御フローによって、メモリ20と1/0間のデータ転送を実行するように構成されている。

次に、タイマ割込みによって外部のメモリ20から上記ポート15のレジスタにデータを転送して所定パルスを出力させる場合の手順を第4図のフローチャートを用いて説明する。

タイマ12から割込み制御回路13に対してタイマ割込みTIRが入ると、割込み制御回路13はパス&タイミング制御回路14へパス要求信号.BRを送る。パス&タイミング回路14はパス権を獲得し、CPU11にアクノリッジ信号ACKを出力する。CPU11はデータ転送のための割込み(DTC1RQ)かそれ以外の割込みか判定

する (ステップS1)。 データ転送割込みDTC IRQの場合、ステップS2へ進みベクタ領域か ら対応するデータ転送の為の討込みペクタ(DT Cベクタ) すなわちメモリ20内に入っている制 御用レジスタ 2 のアドレスをCPU11が読み込 むとともに、そのアドレスを使ってメモリ20を アクセスし制御用レジスタ2の内容(転送モード (SZ1, SI1, DI1) 等) を読み込む (ス テップS3)。そして、CPU11はデータのサ イズ (S Z 1) と転送モード (S I 1, D I 1) を解読し、先ずメモリ20内の転送元アドレスレ ジスタ6gとされるアドレスにストアされたソー スアドレスを読み込むとともに、そのソースアド レスをアドレスパス18上に出力し、それによっ て、CPU1はメモリ20をアクセスして転送さ れるべきデータを飲み込む(ステップS4,S5)。 それから、CPUは上記ステップS3で読み込ん だ転送モード (SI1) から転送元アドレスを更 新すべきか否か判定する (ステップS6)。ポー ト15よりモータの駆動パルスを出力させるよう

な場合には、出力状態をタイマ割込みT1Rの度に反転させる必要があるので転送元アドレスをインクリメントまたはデクリメントすることになる。この場合には、ステップS6からS7へ移行して、サイズ指定部(S21)に応じて転送元アドレスにプラス1またはプラス2を行なってそれを転送元アドレスレジスタ6aに書き込む。(ステップS8)。

それから、CPU11はメモリ20内の転送先アドレスレジスタ7a内にストアされたデスティネションアドレスを読み込むとともにそのデスティネションアドレスをアドレスパス18上に出力する。その時、ステップS5で読み込んだ転送すべきデータをデータバス19上に出力する(ステップS9。S10)。バス19上に出力されたデスティネションアドレスがポート15を指定するものであるときは、デコーダ16によってポート15内のデータレジスタDR1に格納される。

その後、ステップS3で制御用レジスタ2から 競み込んだ転送モードDI1に基づいて転送先ア ドレスを更新するか否か判定する (ステップS1 1)。タイマ割込みで出力ポートを制御する場合、 転送先アドレスは固定であるため、この場合には ステップS11からS14ヘジャンプし、制御用 レジスタ2内の終了フラグFG1がセット状態か "1"か否か関べられる。FG1が"1"のとき はステップS4へ戻って2回目の転送を開始する。 2回目の転送では、メモリ20内のアドレスレジ スタ6b、7bを使用してタイマ12内の時間レ ジスタ(第8図のOCR)(パルス幅に対応して いる)を設定するためのデータをメモリ20から 転送すべく、ステップS4~S14を繰り返す。 この場合、モータの回転速度を変えるようなとき はステップS6からS7へ移行して転送元アドレ スを更新し、回転速度を一定に保つときは転送元 アドレスの更新は行なわないようにすればよい。

2回目のデータ転送が終了すると、終了フラグ FG 2 がチェックされ、クリア状態 "O" ならス テップ S 1 5 へ進み、メモリ 2 0 から転送要求回 数レジスタ 3 の内容 (D T C R) を読み込んでデ クリメントしてから元のレジスタ 3 のアドレス内 にデクリメントされた値を書き込む (ステップ S 1 6 、 S 1 7) 。 その後、レジスタ 3 の値(転換 要求回数 D T C R) が 「0」になったか否か知定 する (ステップ S 1 8) そして、「0」でない きはそのまま次のタイマ割込み T 「 R が来るのを 待ち、タイマ割込み T 「 R が入ると上記手順 S 1 ~ S 1 8 を繰り返し、同一の転送モードでポート 1 5 の出力状態を制御する。

一方、ステップS18で転送要求回数が「0」になったと判定すると、ステップS21~移行し、別の割込み処理を開始する。ポート15から出力されるモータの駆動パルスを制御するような場合には、この割込み処理で制御用レジスタ2を畜き換えて転送モードを変えたりすることができる。

このような手順により、例えばステップモータ が回転を開始してから1000個目のパルスまで パルス幅を徐々に大きくして回転速度を次第に増

持開平4-195448(11)

加させ、その後はパルス幅すなわち回転速度を一定とするようにパルス幅の一定なパルスを連続的 に出力させるようなモータの制御が可能となる。

なお、上記実施例のシングルチップマイクロコンピュータでは、制御用レジスタ2や転送元、転送先アドレスレジスタ6a~7bを外部のメモリ20内に用意するとしたが、シングルチップマイクロコンピュータが内蔵RAMを有する場合には、その中に用意しておくようにしてもよいことはいうまでもない。

以上説明したように上記爽施例は、転送元アドレスを設定可能なアドレスを設定可能なアドレスを設定可能なアドレスを設定可能なアドンスタの組を2組用意するとともに、転送たど指定するため用意された制御用レジスタ内は立ちに上記でドレスレジスク組のうち一方のみを使用する転送モードを区別カクの制御によりにしたので、転送元アドレスを2つずつ設定できるため、

の発明はそれに限定されるものでなく、データ転送機能を有する半導体回路一般に利用することが できる。

(発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、1回の転送要求で2回の各々独立したアドレス間のデータ転送ができるようなDMAコントローラが提供でき、また、シングルチップマイコンにおいてDMA転送によるパルスの出力制御が可能となる。

4. 図面の簡単な説明

第1 図は本晃明をDMAコントローラに適用した場合の一実施例を示すブロック図、

第2回はその制御用レジスタの構成例を示す図、 第3回は本発明をシングルチップマイクロコン ピュータに適用した場合に一実施例を示すブロッ ク図、

第4回はマイクロブログラムによるデータ転送

1回の転送要求で2回の各々独立したアドレス間のデータ転送が可能となる。また、制御用レジスタ内に1回転送と2回転送を区別するピット (FG1) が設けられているため、新たに可能となった上記2回転送の他、従来の1回の転送要求で1回の転送を行なうDMAコントローラの機能を保険することができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で積々変更可能であることはいうまでもない。例えば上記第1の実施例ではCPUと別個のチップ上に形成されたDMAコントローラを想定して説明したが、本発明はシングルチップマイクロコンピュータ内蔵のDMAコントローラに適用することも可能である。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDM Aコントローラおよびシングルチップマイクロコンピュータに適用したものについて説明したがこ

制御手順を示すフローチャート、

第 5 図(A)は従来の D M A コントローラによる データ転送方式を示すメモリマップ、

第 5 図(B) は発明の D M A コントローラによる データ 転送方式を示すメモリマップ、

第6図はコントロールピットFG1が"O"とされた場合の回数レジスタのデクリメントタイミングを示し、

第7図はコントロールビットFG1が"1"とされた場合の回数レジスタのデクリメントタイミングを示し、

第8図はフリランニングカウンタの構成及び被 制御装置を示し、

第9図はデータ転送の順序を示し、


第10回は、第9回のデータ転送における動作 波形図を示す。


1 1 …マイクロブロセッサ、1 5 … ポート、1 6 …デコーダ、DR1、DR2 …データレジスタ。

代理人·并理士 小 川 勝 身





第 1 図







特閒平4-195448 (13)







第 10 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.